Implementación de la FFT en hardware aplicada a recepción en OFDM

Abstract (en)

Esta investigación ilustra la forma de implementar la transformada rápida de Fourier usando el algoritmo de Cooley Tukey, aplicado a los sistemas que requieren de recepción en OFDM. La investigación está basada en una arquitectura FPGA para obtener más rendimiento que un PC con un lenguaje de alto nivel; además, se desarrollan las diferentes partes de hardware necesarias para el cálculo de la FFT de 64 y 128 puntos, con la posibilidad de ampliarla a 256 y 512 puntos.

Keywords (en): Transformada de Fourier, dispositivo lógico programable, recepción Ofdm, hardware